



Universidad Nacional de La Rioja
REGIMEN GENERAL DE CARRERA DOCENTE
PLAN ANUAL DE ACTIVIDADES DE CÁTEDRA
ORDENANZA N° 30/2014 – ANEXO punto A

PLAN ANUAL DE ACTIVIDADES DE CÁTEDRA

PARTE B: Aspectos Curriculares

Asignatura: *ARQUITECTURA AVANZADA DE HARDWARE*
Carrera: *LICENCIATURA EN SISTEMAS DE INFORMACIÓN*
Profesor Adjunto A/C: *ING. JUAN ESTEBAN BARROS*

Año 2018



Universidad Nacional de La Rioja
REGIMEN GENERAL DE CARRERA DOCENTE
PLAN ANUAL DE ACTIVIDADES DE CÁTEDRA
ORDENANZA N° 30/2014 – ANEXO punto A

Sede / Delegación:	CAPITAL
Departamento Académico:	CIENCIAS EXACTAS, FÍSICAS Y NATURALES
Carrera:	LICENCIATURA EN SISTEMAS DE INFORMACIÓN
Plan de Estudio Ordenanza N°:	H.C.S. 421/2010
Asignatura:	ARQUITECTURA DE HARDWARE
Curso:	TERCERO
Régimen Anual o Cuatrimestral:	PRIMERO CUATRIMESTRE

Equipo de Cátedra

Prof. Titular:	
Prof. Asociado:	
Prof. Adjunto A/C:	ING. JUAN ESTEBAN BARROS
Prof. Adjunto A/C:	ING. RICARDO BALTAZAR CARBEL
Prof. JTP:	
Ayudante de Primera:	ING. MATÍAS DE LA PUENTE

Crédito Horario: 60 HORAS

Contenidos Mínimos: Circuitos combinacionales y secuenciales Introducción a los autómatas finitos Diagramas de Estados Teoremas y Definiciones Minimización del Número de Estados – Sistemas Secuenciales: Biestables Registros Contadores Análisis y síntesis. Procesadores Digitales Secuenciales - Unidad operativa, unidad de Control – Clasificación de procreadores digitales secuenciales síncronos - Procesadores programables.



Universidad Nacional de La Rioja
REGIMEN GENERAL DE CARRERA DOCENTE
PLAN ANUAL DE ACTIVIDADES DE CÁTEDRA
ORDENANZA N° 30/2014 – ANEXO punto A

CONTENIDOS

UNIDAD N°1: *CIRCUITOS COMBINACIONALES Y SECUNCIALES*

Circuitos combinacionales y secuenciales. Entradas y salidas. La “caja negra”, compuertas lógicas, condiciones superfluas, sistemas combinacionales, compuertas NAND o NOR. Arreglos Lógicos Programables (PLA). Compuertas NOT, AND y OR. Circuito secuencial, registros contadores y elementos de memoria. Dispositivos Flip-Flop. Sistemas síncronos y asíncronos. Diagrama de estados. Máquina de Mealy y Máquina de Moore.

UNIDAD N°2: *INTRODUCCIÓN A LOS AUTÓMATAS FINITOS*

Lenguajes Regulares y Autómatas Finitos. Determinístico y No Determinístico. Autómatas Finitos y Expresiones Regulares. Autómatas AFD y AFND. Teorema de bombeo. Autómata Finito Determinista de Intercambio (AFD – I). Diagramas de Estado. Definición, funcionamiento y representación. Minimización del número de estados. Sistemas secuenciales biestables. Registros. Registros de almacenamiento simple. Registros de conversión serie-paralelo. Registros conversión paralelo-serie. Registros de desplazamiento. Rotaciones. Contadores., análisis y síntesis.

UNIDAD N°3: *PROCESADORES DIGITALES SECUENCIALES*

Arquitecturas Harvard y Von Neuman. Tipos de procesadores digitales síncronos programables. Procesadores Digitales Secuenciales, Circuitos Digitales, Sistemas Digitales, Circuitos Secuenciales, Dispositivos Programables. Microcontroladores. Unidad operativa, Unidades de control. Procesadores expandibles.

UNIDAD N°4: *CLASIFICACIÓN DE PROCESADORES DIGITALES*

Clasificación de los procesadores secuenciales síncronos. Síntesis de los procesadores digitales secuenciales no programables. Unidad operativa, unidad de control. Procesadores programables, descripción de las instrucciones y clasificación de los computadores. Computador de un campo de dirección. El microprocesador.



Universidad Nacional de La Rioja
REGIMEN GENERAL DE CARRERA DOCENTE
PLAN ANUAL DE ACTIVIDADES DE CÁTEDRA
ORDENANZA N° 30/2014 – ANEXO punto A

PROGRAMA DE TRABAJOS PRÁCTICOS

PRÁCTICO Nº1: *SISTEMAS DE NUMERACIÓN Y ÁLGEBRA DE BOOLE*

Sistemas de numeración – Decimal – Octal – Binario – Hexadecimal – Conversión de sistemas – Algebra de Boole – Obtención de funciones – Reducción de funciones. Funciones Lógicas – Mapas de Karnaugh – Circuitos combinacionales - Dadas las funciones lógicas definidas por las siguientes tablas de verdad, determina la FND (forma normal disyuntiva) de cada una de ellas, simplifícalas mediante mapas de Karnaugh e implementa el circuito equivalente con compuertas lógicas.

PRÁCTICO Nº2: *FUNCIONES BOOLEANAS Y MINIMIZACIÓN*

Minimización de funciones Booleanas – Construcción de tablas de la verdad – Implementación con compuertas lógicas.

PRÁCTICO Nº3: *SUMADORES Y MULTIPLEXORES*

Construcción de semisumador de 1 bit – Construcción de sumador completo de 1 bit – Construcción de multiplexor de 2x1, 16x1 – Implementación de funciones booleanas con multiplexores.

PRÁCTICO Nº4: *PROCESADORES DIGITALES*

Diseño, prueba, programación e implementación de lenguaje máquina, assembler, macro assembler, con aplicaciones en microcontroladores programables digitales.



Universidad Nacional de La Rioja
REGIMEN GENERAL DE CARRERA DOCENTE
PLAN ANUAL DE ACTIVIDADES DE CÁTEDRA
ORDENANZA N° 30/2014 – ANEXO punto A

EVALUACIÓN

Tipos de evaluación a implementar:

- ☐ **Inicial:** mediante consultas verbales a los alumnos.
- ☐ **De proceso:** debates, preguntas, solución de problemas.
- ☐ **Final:** mediante examen escrito y/o oral.

Criterios de evaluación: *En la Evaluación se toman en cuenta los criterios que se consideran necesarios para cumplimentarla. Estos deben ser explicitados en este ítem.*

- ✓ **En la evaluación Inicial:** La evaluación inicial tiene como objetivo evaluar la necesidad de profundizar o extender el contenido de la Unidad N° 1, que está planteada como una unidad niveladora de conocimientos previos. El criterio en ésta etapa de evaluación es determinar el grado de conocimiento que el alumno posea respecto del Hardware Digital.
- ✓ **En la evaluación De proceso:** Durante el desarrollo de las clases teóricas y prácticas, se utilizan técnicas de preguntas, mapas conceptuales, debates y resolución conjunta de problemas propuestos. El criterio *determinante* en ésta etapa de evaluación es que el alumno vaya adquiriendo el criterio ingenieril suficiente para encontrar: optimizaciones, soluciones, alternativas, ante determinadas problemáticas que se planteen en los temas o tópicos de las distintas evaluaciones.
- ✓ **En la Evaluación Final:** Durante los exámenes finales se tendrá en cuenta no solo sus conocimientos teóricos relacionados con el tema propuesto, sino también el desempeño oral y su capacidad de desenvolvimiento en la exposición. El criterio *determinante* en ésta etapa final de evaluación es que el alumno ya haya adquirido el criterio ingenieril de visión global y pragmática necesariamente suficiente para encontrar: optimizaciones, soluciones, alternativas, ante determinadas problemáticas que se planteen en los temas o tópicos de las distintas evaluaciones.

Régimen de aprobación:

- a) **Para alumnos PROMOCIONALES:** deberá calificar con un 60% de un examen teórico-práctico escrito, luego del cual el alumno optará por pasar o no a un examen oral, el cual puede modificar la nota del escrito e incluso llegar a desaprobar todo el examen.
- b) **Para alumnos REGULARES:** deberá calificar con un 70% de un examen teórico-práctico escrito, luego del cual el alumno optará por pasar o no a un examen oral, el cual puede modificar la nota del escrito e incluso llegar a desaprobar todo el examen.



Universidad Nacional de La Rioja
REGIMEN GENERAL DE CARRERA DOCENTE
PLAN ANUAL DE ACTIVIDADES DE CÁTEDRA
ORDENANZA N° 30/2014 – ANEXO punto A

- c) **Para alumnos LIBRES:** calificar con un 80% de un examen teórico-práctico escrito, luego del cual el alumno optará por pasar o no a un examen oral, el cual puede modificar la nota del escrito e incluso llegar a desaprobado todo el examen.

Para todos los casos anteriores, el alumno que no llegase a aprobar el examen escrito, también puede optar por pasar al examen oral. Este examen oral requerirá para su aprobación un mínimo de 80% correcto.

Para casos en que los docentes consideren pertinente, podrán solicitar a los estudiantes la confección de Monografías o Guías de Estudios que le ayude a cumplimentar sus conocimientos.

BIBLIOGRAFÍA

Bibliografía básica:

- [1].M. Morris Mano, “Arquitectura de Computadora”, Prentice Hall, 1999
- [2].M. Morris Nano, “Lógica Digital y de Diseño de Computadora”, Prentice Hall, 2001
- [3].Andrew S. Tanenbaum, “Organización de computadoras un enfoque estructurado”, Prentice Hall, 1996
- [4].William Stallings, “Organización y Arquitectura de Computadores”, Prentice Hall, 2005
- [5].Daniel D. Gajski, “Principios de Diseño Digital”, Prentice Hall, 1997
- [6].Dean Kelly, “Teoría de Autómatas y Lenguajes Formales”, Prentice Hall, 1998
- [7].Perez Lopez, S. A., Soto C., “Diseño de Sistemas Digitales con VHDL, Thomson, 2002
- [8].Heuring, V. – Szclanny, F. – “Principios de Arquitectura de Computadores”, Prentice Hall, 2002

Bibliografía complementaria:

- [1].J. Glenn Brookshear. “Theory of Computation. Formal Languages, Automata, and Complexity The Benjamin/Cummings”, Publishing Company, Inc., 1989
- [2].John C. Martin., “Introduction to Languages and the theory of Computation”, McGraw-Hill, 1996
- [3].Michael Sipser. “Introduction to the theory of Computation”, PWS Publishing Company, 1997
- [4]. www.lam-mpi.org
- [5]. www.intel.com
- [6]. www.openmp.org
- [7]. www.mpi-forum.org



Universidad Nacional de La Rioja
REGIMEN GENERAL DE CARRERA DOCENTE
PLAN ANUAL DE ACTIVIDADES DE CÁTEDRA
ORDENANZA N° 30/2014 – ANEXO punto A

HORARIOS DE CLASES

	Lunes	Martes	Miércoles	Jueves	Viernes	Sábado
HORAS TEORICAS				De 10 hs a 12 hs De 16 hs a 18 hs	Consultas de 19 hs a 21 hs	
HORAS PRACTICAS			De 19 hs a 21 hs			

CRONOGRAMA

SEMANA N°	CLASES TEÓRICAS		CLASES PRÁCTICAS		CLASES DE LAB.		EVALUACIONES PARCIALES
	Unidad N°	Horas	T.P. N°	Horas	T.P.L. N°	Horas	
1	1	2	1	2			
2	1	2	1	2			
3	1	2	1	2			
4	1	2	1	2			
5	2	2	2	2			
6	2	2	2	2			1 ^{er} Parcial
7	2	2	2	2			
8	2	2	2	2			
9	3	2	3	2			
10	3	2	3	2			
11	3	2	3	2			
12	4	2	3	2			
13	4	2	4	2			
14	4	2	4	2			2 ^{do} Parcial
15	4	2	4	2			Recuperatorio y Regularidad